7nm/5nm 設計プラットフォーム

7nm/5nm設計プラットフォーム

7nm/5nm設計プラットフォーム

7nm/5nm Design Platform

2020年から2021年にかけての世界規模での旺盛な半導体需要の後押しもあり、アルチップにおける7nm, 6nm, 5nmの開発件数が非常に伸びています。
アプリケーションで言うと、今現在はその80%程度がAI/HPCに分類されるもので、今後もこのセグメントの成長は継続すると同時に、通信やストレージ、車載の分野でも先端プロセスの需要が伸びるとみています。
益々大規模複雑化する先端プロセス設計においてお客様のご要求に適切に応えるため、アルチップでは独自の設計プラットフォームを準備しています。

7nm/5nm設計プラットフォーム

7nm/5nm Design Platform

2020年から2021年にかけての世界規模での旺盛な半導体需要の後押しもあり、アルチップにおける7nm, 6nm, 5nmの開発件数が非常に伸びています。
アプリケーションで言うと、今現在はその80%程度がAI/HPCに分類されるもので、今後もこのセグメントの成長は継続すると同時に、通信やストレージ、車載の分野でも先端プロセスの需要が伸びるとみています。
益々大規模複雑化する先端プロセス設計においてお客様のご要求に適切に応えるため、アルチップでは独自の設計プラットフォームを準備しています。

Large Scale Hierarchical Design

超巨大チップを高品質、短TATでレイアウトするための設計技術を導入しています。チャネルレス階層設計フロー、最適パーティショニングサインオフフローなど、独自のユニークな手法を活用します。

Unique Clocking Methodology

アルチップの独自のユニークなクロック設計手法を適用します。デザインごとに最適な手法を適用しベストな結果を得ることが出来ます。

Advanced DFT

高いカバレッジを達成するテスト設計技術を持ちます。また、テスト性、解析性にも優れたDFT回路はATEテストにおける特性評価やRMAでの解析においても非常に有効です。

6つのアルチップ独自の設計プラットフォーム

System Co-design

複雑なシステム開発に対してSIPI解析や熱解析技術を提供し、また、2.5D/3DのSIPアセンブリ技術を用いて設計します。

High Speed IP Integration Verification

高速IPのインテグレーションを始めとして、各種IPのサブシステム設計、検証サービスを提供します。

High Performance Low Power Design

最適なPPA(Performance/Power/Area)を得るため、会社設立以来培ってきた各種設計技術やライブラリのカスタム化、リキャラクタライズ技術などを提供します。

先端プロセスが求められるのは、もちろん高性能化、高集積化が大きな理由ですが、広帯域なインターフェースの需要も理由の一つです。事実PCIeのI/Fは昨今の開発チップではほとんどで搭載され、50%以上がGen5です。メモリI/Fに至ってはHBM2/2Eが約30%、DDR5が約30%で、これらの高性能なIPの信頼性の重要性はますます高くなります。


アルチップでは、特にこういった先端のプロセスにおいて

実績と信頼のあるIPの提供を実現するため、

IPのプラットフォームを用意しております。

◊◊◊

また、こういった先端プロセスのプラットフォームを実証するため、独自のテストチップの開発をしております。最適な設計フローやIPを含んだ開発プラットフォームに加え、実シリコンでの実証結果により、超先端プロセスの開発においてもお客様に常に安心してお任せ頂けます。

先端プロセスが求められるのは、もちろん高性能化、高集積化が大きな理由ですが、広帯域なインターフェースの需要も理由の一つです。事実PCIeのI/Fは昨今の開発チップではほとんどで搭載され、50%以上がGen5です。メモリI/Fに至ってはHBM2/2Eが約30%、DDR5が約30%で、これらの高性能なIPの信頼性の重要性はますます高くなります。


アルチップでは、特にこういった先端のプロセスにおいて実績と信頼のあるIPの提供を実現するため、IPのプラットフォームを用意しております。

また、こういった先端プロセスのプラットフォームを実証するため、独自のテストチップの開発をしております。最適な設計フローやIPを含んだ開発プラットフォームに加え、実シリコンでの実証結果により、超先端プロセスの開発においてもお客様に常に安心してお任せ頂けます。