CoWoS設計サービス
CoWoSについて
CoWoS (Chip on Wafer on Substrate)は2012年にTSMC社によって開発された高性能チップ向け高密度パッケージング技術です。
- パッケージ基板の上にシリコンインターポーザと呼ばれる中間基板を配置
- シリコンインターポーザ上に複数のシリコンダイを近接して並べて配置
- シリコンダイとシリコンインターポーザはマイクロバンプによって接続
- シリコンインターポーザの表面と裏面はTSV(シリコン貫通ビア)によって接続
- シリコンインターポーザの裏面とパッケージ基板はバンプによって接続
上記のイメージ図はアルチップのD2DインターフェイスのAPLinkを組み合わせた例です。
この構成により、シリコンダイの相互接続の配線長を抑えることでパフォーマンスの向上を実現します。
CoWoS設計サービス
アルチップのCoWoS設計サービスは、システムのプランニング、物理実装、DFT、論理検証、反りシミュレーション等の包括的なサービスを提供します。
CoWoSについて
CoWoS (Chip on Wafer on Substrate)は2012年にTSMC社によって開発された高性能チップ向け高密度パッケージング技術です。
- パッケージ基板の上にシリコンインターポーザと呼ばれる中間基板を配置
- シリコンインターポーザ上に複数のシリコンダイを近接して並べて配置
- シリコンダイとシリコンインターポーザはマイクロバンプによって接続
- シリコンインターポーザの表面と裏面はTSV(シリコン貫通ビア)によって接続
- シリコンインターポーザの裏面とパッケージ基板はバンプによって接続
上記のイメージ図はアルチップのD2DインターフェイスのAPLinkを組み合わせた例です。
この構成により、シリコンダイの相互接続の配線長を抑えることでパフォーマンスの向上を実現します。
CoWoS設計サービス
アルチップのCoWoS設計サービスは、システムのプランニング、物理実装、DFT、論理検証、反りシミュレーション等の包括的なサービスを提供します。
＜システムプランニング＞
- アーキテクチャープラン
- 電源供給プランニング
- パッケージボールの割り当て
- インターポーザとダイの配置
- SoCのフロアプランやIP/IO配置
＜物理設計＞
- SoCの実装における協調設計
- インターポーザの物理設計における協調設計
- iCapと呼ばれるキャパシターの実装にも対応し、PDN(Power Distribution Network)を改善
- パッケージ基板設計における協調設計
- HBMのハードマクロ化と実装における協調設計
＜DFT＞
- テストプラン
- IPテスト回路の実装
＜論理検証＞
- SoCとインターポーザの接続検証
- インターポーザとパッケージの接続検証
- 電源供給プランと接続検証
＜熱・反りシミュレーション＞
- システム全体の熱シミュレーション
- TSMCの CoWoS生産性向上のための CoW反りシミュレーション
- ボード実装の歩留まりやボードレベルの信頼性向上のためのパッケージ反りシミュレーション
CoWoS生産管理サービス
- テスト及び歩留まり改善
シリコンダイのウェハーテスト
シリコンダイとインターポーザ実装後(CoW)のテスト
パッケージ後(CoWoS)の最終テスト - 特性評価及び信頼性試験
デバイス信頼性試験
パッケージ信頼性試験 - 生産管理
部品調達 (HBM/キャパシタ/パッケージ基板/その他) - 不良品解析
CoWoS生産管理サービス
- テスト及び歩留まり改善
シリコンダイのウェハーテスト
シリコンダイとインターポーザ実装後(CoW)のテスト
パッケージ後(CoWoS)の最終テスト - 特性評価及び信頼性試験
デバイス信頼性試験
パッケージ信頼性試験 - 生産管理
部品調達 (HBM/キャパシタ/パッケージ基板/その他) - 不良品解析
アルチップ独自のD2D (Die to Die) IP、APLink
5nmのAPLink 3.0は2020年12月にテープアウトしました。
CoWoSとInFO_oSに対応しています。
アルチップは同種間及び異種間のCoWoS 2.5D実装サービスに対応します。
主要なHBM2/HBM2EのPHY/コントローラーやD2Dベンターに対応します。
